數(shù)字電路-常用中規(guī)模時序邏輯電路 1計數(shù)器2寄存器和移位寄存器3脈沖序列信號發(fā)生器 7490（異步二-五-十計數(shù)器）74194（四位雙向移位寄存器）74161（可預置的四位二進制同步計數(shù)器）常用中規(guī)模同步時序器件：計數(shù)器和寄存器。 1計數(shù)器的概述1計數(shù)器概念－模的概念2計數(shù)器分類2異步計數(shù)器3同步計數(shù)器7.1計數(shù)器 計數(shù)器——用以統(tǒng)計輸入脈沖CP個數(shù)的電路。計數(shù)器的分類：計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器(按計數(shù)制)一計數(shù)器概述 二異步計數(shù)器1異步二進制計數(shù)器(實驗十三、十四)1．異步二進制加計數(shù)器2．異步二進制減計數(shù)器*3．異步二進制可逆計數(shù)器2中規(guī)模異步計數(shù)器1．電路符號和引腳含義2．邏輯功能3．應(yīng)用 1、二進制異步計數(shù)器二進制異步加法計數(shù)器（4位）工作原理：4個JK觸發(fā)器都接成T’觸發(fā)器。每來一個CP的下降沿時，F(xiàn)F0向相反的狀態(tài)翻轉(zhuǎn)一次；每當Q0由1變0，F(xiàn)F1向相反的狀態(tài)翻轉(zhuǎn)一次；每當Q1由1變0，F(xiàn)F2向相反的狀態(tài)翻轉(zhuǎn)一次；每當Q2由1變0，F(xiàn)F3向相反的狀態(tài)翻轉(zhuǎn)一次。 作出該電路的時序波形圖和狀態(tài)圖。由時序圖可以看出，Q0、Ql、Q2、Q3的周期分別是計數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，因而計數(shù)器也可作為分頻器。 （1）異步二進制計數(shù)器1．異步二進制加計數(shù)器1J0Q0CP0K0Q0J1Q1CP1K1Q1J2Q2CP2K2Q2CP1J0Q0CP0K0Q0J1Q1CP1K1Q1J2Q2CP2K2Q2CP用D觸發(fā)器如何實現(xiàn)？工作原理：3個JK觸發(fā)器都接成T’觸發(fā)器。 2．異步二進制減計數(shù)器*3．異步二進制可逆計數(shù)器1J0Q0CP0K0Q0J1Q1CP1K1Q1J2Q2CP2K2Q2CP1J0Q0CP0K0Q0J1Q1CP1K1Q1J2Q2CP2K2Q2CP用D觸發(fā)器如何實現(xiàn)？ （2）中規(guī)模異步計數(shù)器二－五－十進制異步計數(shù)器（7490）1．電路符號與引腳符號14個引腳的集成芯片6個輸入端，4個輸出端QAQBQCQD為數(shù)據(jù)輸出端S91和S92為直接置位端R01和R02為直接復位端CPA和CPB分別為脈沖輸入端電源VCC（5腳）地GND（10腳）QAQBQCQDCPA7490CPBS91S92R01R02(6)(7)(2)(3)(12)(9)(8)(11)(14)(1) 邏輯功能直接復位置9計數(shù)輸入輸出CPR01R02S91S92QAQBQCQD×110×000011×00000××111001?×0×0計數(shù)0×0×0××0×00×R01*R02=0且S91*S92=0 2．應(yīng)用1）構(gòu)成二進制和五進制計數(shù)器i)一位二進制計數(shù)器ii)一位五進制計數(shù)器M=2QACPAQAQBQCQDCPA7490CPBQAQBQCQDCPA7490CPBM=5QBQCQDCPB(最高位)(最低位) 2）構(gòu)成十進制計數(shù)器8421碼5421碼M=5M=2QAQBQCQD最低位(LSB)最高位(MSB)計數(shù)脈沖CPAM=5M=2QBQCQDQA最低位(LSB)最高位(MSB)計數(shù)脈沖CPBCPAQAQBQCQDCPA7490CPBQAQBQCQDCPA7490CPB 2）構(gòu)成十進制計數(shù)器8421碼5421碼M=5M=2QAQDQCQB最低位(LSB)最高位(MSB)計數(shù)脈沖CPAQDQCQBQACPA7490CPBQDQCQBQACPA7490CPBM=5M=2QDQCQBQA最低位(LSB)最高位(MSB)計數(shù)脈沖CPBCPA 序號QDQCQBQA00000100012001030011401005010160110701118100091001序號QAQDQCQB000001000120010300114010051000610017101081011911008421碼模10計數(shù)器狀態(tài)表5421碼模10計數(shù)器狀態(tài)表 3）構(gòu)成九進制計數(shù)器（采用反饋復位法）&QAQBQCQDCPA7490CPBS91S92R01R02&1001100000000000101110110001001010011100110000100狀態(tài)圖： QDQCQBQACPA7490CPBS91S92R01R02 QAQBQCQDCPA7490CPBQAQBQCQDCPA7490CPB高位低位4）構(gòu)成二十四進制計數(shù)器5）構(gòu)成六十進制計數(shù)器*6）構(gòu)成100分頻器、1000分頻器構(gòu)成100進制 QAQBQCQDCPA7490CPB（I）QAQBQCQDCPA7490CPB（II）高位低位S91S92R01R02S91S92R01R02&7490構(gòu)成24進制 常見中規(guī)模異步計數(shù)器：1、十進制（BCD）異步計數(shù)器74907429074390744902、二進制異步計數(shù)器749374293743933、可預置數(shù)的十進制計數(shù)器74176741964、可預置數(shù)的二進制異步計數(shù)器7417774197 三、同步計數(shù)器1．同步二進制加計數(shù)器2．同步二進制減計數(shù)器*3．同步二進制可逆計數(shù)器1）同步計數(shù)器2）中規(guī)模同步計數(shù)器1．電路符號和引腳含義2．邏輯功能3．應(yīng)用 分別用J-K觸發(fā)器和D觸發(fā)器設(shè)計一個三位二進制加計數(shù)器。推廣到n位二進制計數(shù)器000001111110010101100011Q2Q1Q0Q2n+1Q1n+1Q0n+1000001001010010011011100100101101110110111111000Q1Q0Q2000111100001011101Q1Q0Q2000111100010110101Q1Q0Q2000111100100111001 1．同步二進制加計數(shù)器用JK觸發(fā)器實現(xiàn)n位二進制同步加計數(shù)器，驅(qū)動方程為：J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q1Q0J3＝K3＝Q2Q1Q0??Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0用D觸發(fā)器實現(xiàn)n位二進制同步加計數(shù)器，驅(qū)動方程為：D0＝Q0D1＝Q1?Q0D2＝Q2?(Q1Q0)D3＝Q3?(Q2Q1Q0)??Dn－1＝Qn-1?（Qn-2Qn-3…Q1Q0）（1）同步計數(shù)器（實驗十四：3、4） 1．同步二進制加計數(shù)器用JK觸發(fā)器實現(xiàn)n位二進制同步加計數(shù)器，驅(qū)動方程為：J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q1Q0J3＝K3＝Q2Q1Q0??Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0Z＝Qn-1Qn-2…Q1Q0用D觸發(fā)器實現(xiàn)n位二進制同步加計數(shù)器，驅(qū)動方程為：D0＝Q0D1＝Q1?Q0D2＝Q2?(Q1Q0)D3＝Q3?(Q2Q1Q0)??Dn－1＝Qn-1?（Qn-2Qn-3…Q1Q0）（1）同步計數(shù)器（實驗十四：3、4） 2．同步二進制減計數(shù)器用JK觸發(fā)器實現(xiàn)n位二進制同步減計數(shù)器，驅(qū)動方程為：J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q1Q0J3＝K3＝Q2Q1Q0??Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0*3．同步二進制可逆計數(shù)器用D觸發(fā)器實現(xiàn)n位二進制同步減計數(shù)器，驅(qū)動方程為：D0＝Q0D1＝Q1?Q0D2＝Q2?(Q1Q0)D3＝Q3?(Q2Q1Q0)??Dn－1＝Qn-1?（Qn-2Qn-3…Q1Q0） 2．同步二進制減計數(shù)器用JK觸發(fā)器實現(xiàn)n位二進制同步減計數(shù)器，驅(qū)動方程為：J0＝K0＝1J1＝K1＝Q0J2＝K2＝Q1Q0J3＝K3＝Q2Q1Q0??Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0Z=Qn-1Qn-2…Q1Q0*3．同步二進制可逆計數(shù)器用D觸發(fā)器實現(xiàn)n位二進制同步減計數(shù)器，驅(qū)動方程為：D0＝Q0D1＝Q1?Q0D2＝Q2?(Q1Q0)D3＝Q3?(Q2Q1Q0)??Dn－1＝Qn-1?（Qn-2Qn-3…Q1Q0） （2）中規(guī)模同步計數(shù)器可預置的四位二進制同步計數(shù)器（74161）1．電路符號和引腳含義16個引腳的集成芯片9個輸入端，5個輸出端QAQBQCQD為數(shù)據(jù)輸出端CP為脈沖輸入端T和P為使能輸入端電源VCC（16腳）地GND（8腳）OC/RCO為溢出進位輸出端Cr/Rd為異步清零端LD為同步預置端TQAQBQCQDP74161OCCPCrLDABCD(1)(9)(3)(4)(5)(6)(14)(13)(12)(11)(10)(7)(2)(15) 2．邏輯功能異步清零同步預置保持計數(shù)當同步計數(shù)器加到“1111”時，OC=T?QA?QB?QC?QD=1輸入輸出CPCrLDPTABCDQAQBQCQD×0×××××××0000?10××ABCDABCD×110×××××保持×11×0××××保持?1111××××計數(shù) (a)外引線排列圖(b)邏輯符號 74161型四位同步二進制計數(shù)器的功能表清0預置控制時鐘預置數(shù)據(jù)輸入輸出RdLdEPETCPA3A2A1A0Q3Q2Q1Q00××××××××000010××↑d3d2d1d0d3d2d1d0110××××××保持11×0×××××保持1111↑××××計數(shù) 74161工作原理波形圖Cr清除Ld置入D0D1D2D3Q0Q1Q2Q3CP時鐘數(shù)據(jù)輸入P允許T允許輸出串行進位輸出Occ異步同步131415012清除預置計數(shù)禁止 3．應(yīng)用1）構(gòu)成十六進制計數(shù)器TQAQBQCQDP74161OCCPCrLDABCD11××××11 2）構(gòu)成十進制計數(shù)器i)采用反饋復位法ii)采用反饋預置法（一)TQAQBQCQDP74161OCCPCrLDABCD&1××××11&TQAQBQCQDP74161OCCPCrLDABCD&1000011&設(shè)初始狀態(tài)為0000（預置功能）（清零功能）思考：請問還有別的預置方法嗎？ i)采用反饋復位法（清零功能）當Q3Q2Q1Q0=1010時，計數(shù)器清零。設(shè)初始狀態(tài)為0000TQAQBQCQDP74161OCCPCrLDABCD&1××××111010 iii)采用反饋預置法（二)TQAQBQCQDP74161OCCPCrLDABCD1011011111111100110思考:請問用此種方法如何構(gòu)成模5計數(shù)器？擴展到N進制呢N<16設(shè)初始狀態(tài)為0110當Q3Q2Q1Q0=1111時，即OC輸出為1時，計數(shù)器預置數(shù)0110。后10個數(shù)預置數(shù)=(16-N)2 采用反饋置位法（預置功能）當Q3Q2Q1Q0=1101時，計數(shù)器預置數(shù)0100。設(shè)初始狀態(tài)為01007416101001&另一解法 3）構(gòu)成256進制計數(shù)器（采用同步連接和異步連接）TQAQBQCQDP74161OCCPCrLDABCD111TQAQBQCQDP74161OCCPCrLDABCD1TQAQBQCQDP74161OCCPCrLDABCD111TQAQBQCQDP74161OCCPCrLDABCD1111 147進制計數(shù)器74161(II)74161（I）1&111174161(II)74161（I）11100&111001Q0Q1Q2Q3Q4Q5Q6Q7 147進制計數(shù)器74161(II)74161（I）11100&111001Q0Q1Q2Q3Q4Q5Q6Q7 4）分析74161構(gòu)成的電路，問這是多少進制計數(shù)器；有無掛起現(xiàn)象.假設(shè)初始狀態(tài)QDQCQBQA=0000。TQAQBQCQDP74161OCCPCrLDABCD100111分析：假設(shè)初始狀態(tài)QDQCQBQA=0000，CrLD=10：預置數(shù)DCBA=0100，則CrLD=11：計數(shù)0100-0101-0110-0111-1000，此時QC=0,則LD=0開始預置1100，則LD=1計數(shù)，1101-1110-1111-0000，預置0100。由此判斷為十進制。六種無效狀態(tài)代入判斷是否有掛起。 QDQCQBQAQDn+1QCn+1QBn+1QAn+10000010011111110010111011100011010000111001100100001101110101001狀態(tài)圖：可知：該電路有自啟動功能，即無掛起現(xiàn)象。 Q3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+10000010011111110010111011100011010000111000000010111011000100101010000111000 0000010011111110010111011100011010000111001100100001101110101001 常見中規(guī)模同步計數(shù)器：1、十進制（BCD）同步計數(shù)器74160741622、二進制同步計數(shù)器74161741633、可預置的可逆十進制計數(shù)器7416874190741924、可預置的可逆二進制計數(shù)器741697419174193 7．2寄存器和移位寄存器寄存器和移位寄存器是常用的時序邏輯電路，能接受、發(fā)送和存放數(shù)據(jù)，具有記憶、清零、預置等功能，而且能對數(shù)據(jù)進行移位。每個觸發(fā)器能存放一位二進制數(shù)，n個觸發(fā)器能存放n位數(shù)據(jù)。寄存器的三個基本特征：數(shù)據(jù)存得進，記得住，取得出。四位基本的寄存器：QQDC1QQDC1QQDC1QQDC1CPD3D2D1D0Q3Q3Q2Q2Q1Q1Q0Q0 中規(guī)模集成移位寄存器通用的雙向移位寄存器（74194）1．電路符號和引腳含義16個引腳的集成芯片10個輸入端，4個輸出端QAQBQCQD為并行數(shù)據(jù)輸出端QA為左移串行數(shù)據(jù)輸出端QD為右移串行數(shù)據(jù)輸出端A～D為并行數(shù)據(jù)輸入端DR為右移串行數(shù)據(jù)輸入端DL為左移串行數(shù)據(jù)輸入端CP為移位時鐘脈沖輸入端S1和S0為使能輸入端(控制端）電源VCC（16腳）地GND（8腳）Cr為異步清零端S1QAQBQCQDS074194CPCrDRABCDDL(1)(2)(3)(4)(5)(6)(7)(15)(14)(13)(12)(10)(9)(11) 2．邏輯功能異步清零靜態(tài)保持并行送數(shù)右移左移動態(tài)保持輸入輸出CrS1S0CPDLDRABCDQAn+1QBn+1QCn+1QDn+10×××××××××00001××0××××××QAnQBnQCnQDn111?××ABCDABCD101?×0××××0QAnQBnQCn101?×1××××1QAnQBnQCn110?0×××××QBnQCnQDn0110?1×××××QBnQCnQDn1100?××××××QAnQBnQCnQDn 3．應(yīng)用1）構(gòu)成環(huán)行計數(shù)器S0QAQBQCQDS174194CPCrDRABCDDL1×××××101DC11DC11DC11DC1CPQ0Q1Q2Q3 S0QAQBQCQDS174194CPCrDRABCDDL11000X10有掛起現(xiàn)象。QAQBQCQD Q0Q1Q2Q3M1>CPDSRD0D1D2D3M0CP7419411RD111012341110011110111101Q0Q1Q2Q3CP↑狀態(tài)轉(zhuǎn)移路線有效循環(huán)無效循環(huán)無自啟動特性的環(huán)型計數(shù)器，如何讓其能自啟動？通常先預置數(shù)，再移位計數(shù)。如： 典型移位計數(shù)器㈠有自啟動特性的環(huán)型計數(shù)器特點：①每個時鐘周期只有一個輸出端為1（或0）。②不需譯碼電路。③具有自啟動特性，消除了無效循環(huán)。 2.扭環(huán)形計數(shù)器 2）構(gòu)成扭環(huán)行計數(shù)器S0QAQBQCQDS174194CPCrDRABCDDL1×××××1011DC11DC11DC11DC1CPQ0Q1Q2Q31偶數(shù)分頻器2分頻468狀態(tài)圖：1QAQBQCQD （2）扭環(huán)形計數(shù)器(D0=Q3)狀態(tài)圖 3）構(gòu)成奇數(shù)分頻器S0QAQBQCQDS174194CPCrDRABCDDL1×××××10&七分頻五分頻、三分頻如何構(gòu)成？ 123456789101112七分頻器波形圖QAQBQCQD0000100011001110111101110011000110001100111011110111 例：用74194構(gòu)成序列01100101的序列發(fā)生器。01100101分析：序列全部產(chǎn)生需要8個時鐘周期，則需要的移位級數(shù)（觸發(fā)器個數(shù)）為3，即用到移位寄存器的3級移位，選用Q3Q2Q1。序列由Q1輸出，右移位。設(shè)初始狀態(tài)為101。CPF(DR)Q3Q2Q10123456710101000110011001110101000110101014）構(gòu)成序列發(fā)生器卡諾圖化簡 4）并行?串行的轉(zhuǎn)換S0QAQBQCQDS174194CPCrDRABCDDL110N1N2N3×1&S0QAQBQCQDS174194CPCrDRABCDDL1N4N5N6N7×1&STCP0110010N1N2N3N4N5N6N7110N1N2N3N4N5N6110N1N2N3N4N51110N1N2N3N411110N1N2N310N1N2110N111100N7N6N5N4N3N2N1 常見中規(guī)模移位寄存器：1、串入/并出移位寄存器74164（8位）2、串入/串出移位寄存器7491（8位）3、并入/串出移位寄存器74165（8位）741664、并入/并出移位寄存器74957419574295741947429974323 兩位串行輸入、并行輸出雙向移位寄存器。該寄存器有兩個輸入端，其中X2為控制端，用于控制移位方向，X1為數(shù)據(jù)輸入端。當X2＝0時，X1往寄存器高位串行送數(shù)，寄存器中的數(shù)據(jù)從高位移向低位；當X2＝1時，X1往寄存器低位串行送數(shù)，寄存器中的數(shù)據(jù)從低位移向高位。01101100011000,1101,1010010011110001,1100,10X2X1